|
KX-CDS3ES可加裝DE0
收藏
產(chǎn)品概述： KX-CDS系列EDA/SOPC/組成原理系統(tǒng)是由三個(gè)既獨(dú)立又相關(guān)的部分組成的，它們是：含有FPGA和不同接口電路的核心插板；適用于自主創(chuàng)新實(shí)驗(yàn)與開(kāi)發(fā)的模塊化自由插件電路系統(tǒng)；以及適合于初學(xué)者快速高效入門(mén)學(xué)習(xí)的多功能重配置型實(shí)驗(yàn)控制系統(tǒng)。這三部分可以綜合應(yīng)用，方便而高效的完成不同類(lèi)型不同層次和不同學(xué)科分支領(lǐng)域（如FPGA實(shí)用電子設(shè)計(jì)、計(jì)算機(jī)組成原理實(shí)驗(yàn)、DSP設(shè)計(jì)與實(shí)驗(yàn)、計(jì)算機(jī)接口、SOC片上系統(tǒng)、自動(dòng)化控制等等）的EDA實(shí)驗(yàn)與開(kāi)發(fā)。這三部分由集中體現(xiàn)了KX-CDS系統(tǒng)顯著特征，即： 第一部分、模塊化自主創(chuàng)新實(shí)驗(yàn)設(shè)計(jì)。 第二部分、多功能重配置型高效實(shí)驗(yàn)控制。 第三部分、適用于接插含不同規(guī)模FPGA的核心板的靈活結(jié)構(gòu)。 可完成以下學(xué)科實(shí)驗(yàn)具體課程包括（根據(jù)不同的核心板），： （1）面向現(xiàn)代數(shù)字系統(tǒng)的數(shù)字電路基礎(chǔ)課； （2）EDA技術(shù)（包括硬件語(yǔ)言）； （3）SOPC/SOC技術(shù); （4）現(xiàn)代計(jì)算機(jī)組成原理； （5）基于片上系統(tǒng)的單片機(jī)技術(shù)； （6）現(xiàn)代DSP技術(shù)（基于FPGA中的各類(lèi)IP核構(gòu)建的DSP系統(tǒng)）； 第一部分：模塊化自主創(chuàng)新實(shí)驗(yàn)設(shè)計(jì)結(jié)構(gòu) 通常，諸如EDA、單片機(jī)、DSP、SOPC等傳統(tǒng)實(shí)驗(yàn)平臺(tái)多數(shù)是整體結(jié)構(gòu)型的，雖也可完成多種類(lèi)型實(shí)驗(yàn)，但由于整體結(jié)構(gòu)不可變動(dòng)，實(shí)驗(yàn)項(xiàng)目和類(lèi)型是預(yù)先設(shè)定和固定的，很難有自主發(fā)揮和技術(shù)領(lǐng)域拓展的余地，學(xué)生的創(chuàng)新思想與創(chuàng)新設(shè)計(jì)如果與實(shí)驗(yàn)系統(tǒng)的結(jié)構(gòu)不吻合，便無(wú)法在此平臺(tái)上獲得驗(yàn)證；同樣教師若有新的創(chuàng)新型實(shí)驗(yàn)項(xiàng)目，也無(wú)法即刻融入固定結(jié)構(gòu)的實(shí)驗(yàn)系統(tǒng)供學(xué)生實(shí)驗(yàn)和發(fā)揮。因此，此類(lèi)平臺(tái)不具備可持續(xù)拓展的潛力，也沒(méi)有自我更新和隨需要升級(jí)的能力。 因此，考慮到本教材給出的設(shè)計(jì)類(lèi)示例和實(shí)驗(yàn)數(shù)量大、種類(lèi)廣，且涉及的技術(shù)門(mén)類(lèi)較多，如包括一般數(shù)字系統(tǒng)設(shè)計(jì)、EDA技術(shù)、SOPC、計(jì)算機(jī)接口、計(jì)算機(jī)組成與設(shè)計(jì)、各類(lèi)IP的應(yīng)用、基于MCU核與8088/8086 IBM系統(tǒng)核的SOC片上系統(tǒng)設(shè)計(jì)、數(shù)字通信模塊的設(shè)計(jì)、機(jī)電控制等，故選擇KX_CDS系列模塊自由組合型創(chuàng)新設(shè)計(jì)綜合實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)作為本教材實(shí)驗(yàn)設(shè)計(jì)硬件實(shí)現(xiàn)平臺(tái)（位于主系統(tǒng)的右側(cè)，上面可根據(jù)需要換插其它模塊），能較好地適應(yīng)實(shí)驗(yàn)類(lèi)型多和技術(shù)領(lǐng)域跨度寬的實(shí)際要求。 這種模塊化實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的主要優(yōu)勢(shì)可歸納為： ▲由于系統(tǒng)的各實(shí)驗(yàn)功能模塊可自由組合、增減，故不僅可實(shí)現(xiàn)的實(shí)驗(yàn)項(xiàng)目多，類(lèi)型廣，更重要的是很容易實(shí)現(xiàn)形式多樣的創(chuàng)新設(shè)計(jì)； ▲由于各類(lèi)實(shí)驗(yàn)?zāi)K功能集中，結(jié)構(gòu)經(jīng)典，接口靈活，對(duì)于任何一項(xiàng)具體實(shí)驗(yàn)設(shè)計(jì)都能給學(xué)生獨(dú)立系統(tǒng)設(shè)計(jì)的體驗(yàn)，甚至可以脫離系統(tǒng)平臺(tái)； ▲面對(duì)不同的專(zhuān)業(yè)特點(diǎn)，不同的實(shí)踐要求和不同的教學(xué)對(duì)象，教師，甚至學(xué)生自己可以動(dòng)手為此平臺(tái)開(kāi)發(fā)增加新的實(shí)驗(yàn)和創(chuàng)新設(shè)計(jì)模塊； ▲由于系統(tǒng)上的各接口，以及插件模塊的接口都是統(tǒng)一標(biāo)準(zhǔn)的，可提供所有接口電路，因此此系統(tǒng)可以通過(guò)增加相應(yīng)的模塊而隨時(shí)升級(jí)。 第二部分 多功能重配置型高效實(shí)驗(yàn)控制系統(tǒng)（此功能經(jīng)過(guò)近20年的用戶實(shí)踐證明，非常適合集成芯片實(shí)驗(yàn)教學(xué)系統(tǒng)使用）以上的模塊化自主創(chuàng)新實(shí)驗(yàn)設(shè)計(jì)結(jié)構(gòu)主要是面向EDA技術(shù)學(xué)習(xí)已有較好實(shí)踐基礎(chǔ)的學(xué)生，更有利于深入學(xué)習(xí)和創(chuàng)新實(shí)踐。而對(duì)于初學(xué)者，如果僅僅需要驗(yàn)證或?qū)W習(xí)一些并不復(fù)雜的設(shè)計(jì)項(xiàng)目，則希望實(shí)驗(yàn)控制盡可能簡(jiǎn)單，盡可能少的動(dòng)用系統(tǒng)資源，甚至盡可能少的動(dòng)用各種陌生的開(kāi)關(guān)插件，一句話，盡快高效簡(jiǎn)潔的見(jiàn)到實(shí)驗(yàn)結(jié)果。此外，傳統(tǒng)的手工插線方式雖然靈活，由于插線長(zhǎng)、多、亂，會(huì)嚴(yán)重影響系統(tǒng)速度、系統(tǒng)可靠性和電磁兼容性能，不適合以高速見(jiàn)長(zhǎng)的FPGA/SOPC等電子系統(tǒng)的實(shí)驗(yàn)與設(shè)計(jì)。 為此，KX-CDS系列主系統(tǒng)板上配置了Multi-task Reconfiguration（多功能重配置結(jié)構(gòu)）控制電路（位于主系統(tǒng)的左下方）。該電路結(jié)構(gòu)能僅通過(guò)一個(gè)鍵的控制，實(shí)現(xiàn)純電子方式切換，選擇十余種面向不同實(shí)驗(yàn)需要的針對(duì)FPGA目標(biāo)芯片的硬件電路連接結(jié)構(gòu)，并且毫不影響系統(tǒng)工作速度，大大提高了實(shí)驗(yàn)系統(tǒng)的連線靈活性，免除了傳統(tǒng)情況下由于大量實(shí)驗(yàn)連接線導(dǎo)致的低效率，電路低可靠性，以及實(shí)驗(yàn)?zāi)繕?biāo)系統(tǒng)的低速性。利用這個(gè)系統(tǒng)，初學(xué)者能很快上手，無(wú)需接插任何模塊和插線，就能在此實(shí)驗(yàn)系統(tǒng)上簡(jiǎn)潔而快速地完成大量不同類(lèi)型的實(shí)驗(yàn)，迅速熟悉FPGA的硬件開(kāi)發(fā)技術(shù)，為利用以上介紹的模塊化自主創(chuàng)新實(shí)驗(yàn)結(jié)構(gòu)，完成更高層次的創(chuàng)新實(shí)驗(yàn)奠定基礎(chǔ)。 其實(shí)所采用的Multi-task Reconfiguration技術(shù)已被廣泛應(yīng)用，如虛擬儀器、通用編程器等。使系統(tǒng)的靈活性和高速特性?xún)煞矫娑嫉玫搅顺浞值臐M足。 第三部分 不同功能類(lèi)型的FPGA核心板對(duì)于不同的實(shí)驗(yàn)實(shí)踐者或?qū)W習(xí)者，以及不同的實(shí)驗(yàn)需要與開(kāi)發(fā)目的，將對(duì)核心板會(huì)有不同的要求，這包括不同系列、不同封裝，不同邏輯規(guī)模的FPGA，以及不同的接口功能模塊（例如不同的ADC、DAC、網(wǎng)絡(luò)接口、顯示方式、各類(lèi)通信模塊、RAM/ROM、時(shí)鐘源，不同頻率的有源晶體振蕩器，等等）。 為了方便這些需求，KX_CDS系統(tǒng)安排了這樣一個(gè)通用電路結(jié)構(gòu)（位于主系統(tǒng)的左上方），在這個(gè)電路結(jié)構(gòu)區(qū)域，實(shí)驗(yàn)者可以預(yù)先插上需要的核心板。這些核心板根據(jù)需要可以有多種選擇，這些板所包括康芯的各類(lèi)核心板FPGA有：Cyclone4型的EP4C6/10E144/4CE55F484，Cyclone3型的EP3C40E244，Cyclone10型的10CE055F23CB。等。還包括有晶公司的DE0型板(FPGA是Cyclone 3型的EP3C16F484)、DE0-CV型板(FPGA是Cyclone 5型的5CEBA4F23C7N)、DE1-SOC型板(FPGA是Cyclone 5型的FPGA 5CSEMA5F31C6N)。
配套教材主要有：
1.科學(xué)出版社的《EDA技術(shù)實(shí)用教程-Verilog版》第6版； 2.科學(xué)出版社的《EDA技術(shù)實(shí)用教程-VHDL版》第6版； 3.清華大學(xué)出版社的《EDA技術(shù)與VHDL》第5版； 4.《EDA技術(shù)與Verilog HDL》第3版，其中詳細(xì)介紹了硬件描述語(yǔ)言，QuartusII、DSP-Builder應(yīng)用開(kāi)發(fā)等; 5.清華大學(xué)出版社的《單片機(jī)原理與應(yīng)用技術(shù)》。介紹了FPGA與單片機(jī)接口技術(shù)及8051片上系統(tǒng)SOC應(yīng)用； 6.科學(xué)出版社的《數(shù)字電子技術(shù)基礎(chǔ)》�；谌碌臄�(shù)字電子技術(shù)教學(xué)理念； 7.科學(xué)出版社的《現(xiàn)代計(jì)算機(jī)組成原理——結(jié)構(gòu)，原理，設(shè)計(jì)與SOC實(shí)現(xiàn)》； 8.清華大學(xué)出版社的《微機(jī)原理與接口技術(shù)——基本原理，實(shí)用技術(shù)和基于FPGA的SOC技術(shù)》； 9.清華大學(xué)出版社的《SOPC技術(shù)實(shí)用教程》，等。 一般集成芯片作為實(shí)驗(yàn)系統(tǒng)面臨三大尷尬！ 一、主芯片更新?lián)Q代怎么辦； 二、有限的IO口怎能滿足數(shù)個(gè)實(shí)驗(yàn)要求； 三、層出不窮的新技術(shù)接口出現(xiàn)怎么解決； 可提供DE系列+主系統(tǒng)+擴(kuò)展板完整系統(tǒng)，如果您手頭有DE0等系列板，也可為您加裝擴(kuò)展系統(tǒng)，讓您的資源更能得到充分利用！讓您的教學(xué)實(shí)驗(yàn)更加豐富！ 參數(shù)配置：（具體參數(shù)可聯(lián)系客服） 第一部分：待擴(kuò)展FPGA核心板 DE0，詳細(xì)參數(shù)可查詢(xún)資料。 第二部分：擴(kuò)展主系統(tǒng) 1、KX_USB-Blaster2型雙功能編程器：(1)USB-Blaster編程下載功能(支持AS、PS、JTAG模式):1、對(duì)FPGA/CPLD進(jìn)行配置或編程；2、對(duì)配置器件EPCSx編程；3、訪問(wèn)和編輯FPGA內(nèi)部RAM；4、調(diào)試Nios2，完成SOPC設(shè)計(jì)；5、支持SignalTapII 嵌入式邏輯分析儀。 (2)USB到UART串行通信轉(zhuǎn)換：1、通過(guò)USB與FPGA串行通信，實(shí)現(xiàn)PC與FPGA的串行通信，且無(wú)需RS232電平轉(zhuǎn)換；2、通過(guò)USB與單片機(jī)的串行通信，實(shí)現(xiàn)PC與通用單片機(jī)的UART串行通信；3、通過(guò)USB對(duì)STC等系列單片機(jī)進(jìn)行直接編程開(kāi)發(fā)，無(wú)需電平轉(zhuǎn)換。 2、多功能重配置型高效率實(shí)驗(yàn)控制電路。主系統(tǒng)板上含有Multi-task Reconfiguration（多功能重配置結(jié)構(gòu)）控制電路。該電路結(jié)構(gòu)能僅通過(guò)一個(gè)鍵的控制，實(shí)現(xiàn)純電子方式切換，選擇十余種面向不同實(shí)驗(yàn)需要的針對(duì)FPGA目標(biāo)芯片的硬件電路連接結(jié)構(gòu)。 3、FPGA中運(yùn)行多種經(jīng)典實(shí)用處理器IP核。系統(tǒng)允許在核心板的大規(guī)模FPGA中運(yùn)行多種經(jīng)典實(shí)用軟硬處理器IP核，包括：（1）基于微指令的8位模型處理器、（2）基于狀態(tài)機(jī)指令控制結(jié)構(gòu)的16位實(shí)用處理器、（3）基于精簡(jiǎn)指令流水線結(jié)構(gòu)的16位處理器（4）8051軟核處理器(基于商業(yè)級(jí)全兼容MCS-51單片機(jī)IP核。利用此核，實(shí)驗(yàn)者可以實(shí)現(xiàn)傳統(tǒng)單片機(jī)實(shí)驗(yàn)系統(tǒng)無(wú)法達(dá)到的SOC(片上系統(tǒng))設(shè)計(jì)。即將單片CPU、RAM、ROM以及其它各類(lèi)接口電路模塊設(shè)計(jì)在同一片F(xiàn)PGA中、（5）32位軟核NiosII Gen2嵌入式系統(tǒng)處理器。 4、5功能智能邏輯筆：可顯示高電平、低電平、中電平、高阻態(tài)、脈沖信號(hào)。注意有“高阻態(tài)”測(cè)試功能。 5、獨(dú)立的標(biāo)準(zhǔn)時(shí)鐘頻率20個(gè)。20M~0.5HZ，從低到高20組時(shí)鐘可供選擇（對(duì)于初學(xué)者多頻可選很重要）。 6、電源有自動(dòng)保護(hù)的+5V，+12V、-12V、、+3.3V、2.5V+、1.2V。 7、8個(gè)LED放光二級(jí)管，8個(gè)撥碼開(kāi)關(guān)，揚(yáng)聲器。 8、DDS信號(hào)輸出口及幅度、偏移調(diào)諧。 9、6個(gè)標(biāo)準(zhǔn)可擴(kuò)展IO十芯座，1個(gè)十四芯座；4組可擴(kuò)展模塊座，1個(gè)可擴(kuò)展DDS模塊座、一個(gè)可擴(kuò)展7寸彩屏液晶座； 10、CPLD3032 11、含掃描的智能譯碼電路模塊，12個(gè)按鍵、其中按鍵可切換成脈沖式、高低電平式、輸出4位二進(jìn)制式電路模式，8數(shù)碼可切換成直通非譯碼動(dòng)態(tài)掃描式、智能BCD譯碼、16進(jìn)制譯碼；16個(gè)發(fā)光二極管； 第三部分：擴(kuò)展模塊（基本配置，用戶根據(jù)實(shí)際需要，可自行選擇，也可自己設(shè)計(jì)定做） 以下模塊供用戶自行選擇
擴(kuò)展后提供實(shí)驗(yàn)（根據(jù)硬件配置完成以下實(shí)驗(yàn)）
|
