系統(tǒng)配置:

★  下載模塊：

◆USB-Blaster JTAG編程下載器;

◆ByteBlasterMV編程下載器,能對(duì)不同公司的FPGA/CPLD和51單片機(jī)在線編程;

★   電源模塊：

◆內(nèi)置電源，含標(biāo)準(zhǔn)+/-12V、5V、3.3V、2.5V，1.5V混合工作電壓功率輸出電路模塊；

◆過載保護(hù)開關(guān)電源；

★  顯示、接口模塊：

◆LED、數(shù)碼管、揚(yáng)聲器；

◆10鍵，單鍵可輸出4位二進(jìn)制，顯示為HEX形式；

◆可輸入最高達(dá)32位二進(jìn)制數(shù)，以HEX形式顯示；

◆含12個(gè)可重配置實(shí)驗(yàn)電平開關(guān)；2個(gè)其他用途鍵；

◆含掃描的智能譯碼電路模塊，直通非譯碼、BCD譯碼、16進(jìn)制譯碼；

◆20X4字符液晶,4*4矩陣鍵盤；

◆步進(jìn)電機(jī)，能進(jìn)行步進(jìn)細(xì)分控制實(shí)驗(yàn)；

◆直流電機(jī)，含閉環(huán)轉(zhuǎn)速控制系統(tǒng)，光電脈沖計(jì)數(shù)，提供光電脈沖硬件消抖動(dòng)設(shè)計(jì)；

◆數(shù)字溫度測控模塊；

◆完成圖象或文字顯示功能的VGA接口；

◆標(biāo)準(zhǔn)PS/2鼠標(biāo)接口和PS/2鍵盤接口各1個(gè)；

◆CPLD3032接口模塊；

◆16個(gè)LED獨(dú)立控制端。

★   數(shù)模器件及存儲(chǔ)器模塊

◆含A/D和D/A器件及其接口；

◆含D/A與LM311構(gòu)成的FPGA可控A/D設(shè)計(jì)項(xiàng)目模塊；

◆供DDS函數(shù)發(fā)生器用的幅度、偏移調(diào)諧模塊；

◆含有源濾波電路，供波形發(fā)生器的設(shè)計(jì)之用；

  ★  擴(kuò)展模塊：

◆兼容模擬EDA器件含ispPAC器件適配板；

◆可增加DDS函數(shù)發(fā)生器接口；

◆外擴(kuò)展IO口模塊；

◆CPLD/FPGA萬能接口模塊；

  ★ 時(shí)鐘源模塊：

◆含4組20MHz至1Hz標(biāo)準(zhǔn)頻率寬頻信號(hào)源；

  ★ 其它附件：

◆電源線、UART通信電纜、在系統(tǒng)下載電纜、擴(kuò)展口連接線。

適配板型號(hào)GW3C40A：                              

★ 硬件資源：

◆  FPGA EP3C40Q240，約200萬門規(guī)模；約4萬邏輯宏單元；120萬RAM bit，是FLEX 10K10的2016倍；22對(duì)LVDS差分通道；252個(gè)9X9bit嵌入式硬件數(shù)字乘法器；4個(gè)鎖相環(huán)，可分/倍頻范圍：2kHz-1300MHz；8個(gè)差分專用時(shí)鐘通道。

◆  用于FPGA掉電保護(hù)配置器件16M Flash，10萬次重復(fù)編程次數(shù)，且可兼作軟核嵌入式系統(tǒng)數(shù)據(jù)存儲(chǔ)器；

     ★ 接口資源：

◆JTAG、AS下載口；

◆USB接口；

◆PS/2鍵盤、鼠標(biāo)接口一個(gè)；

◆VGA口一個(gè)；

◆以太網(wǎng)口；

◆EPM3032A CPLD；

◆RS232串口1個(gè)；

◆SD卡接口，可接1-2GB Flash；

◆20MHz時(shí)鐘源（可倍頻到300MHz）1個(gè)；

◆語音采樣口；

◆立體聲輸出口；

◆MIC模擬輸入口；

◆高速時(shí)鐘口一個(gè)；

◆IO擴(kuò)展口

◆字符、點(diǎn)陣液晶接口；

◆揚(yáng)聲器一個(gè)。

◆超高速雙通道DAC及ADC板接口；

適配板型號(hào)GW_ADDA：                               

★ 硬件資源：

◆180MHz轉(zhuǎn)換時(shí)鐘率雙路超高速10位DAC

◆50MHz單通道超高速8位ADC;

◆300MHz超高速單運(yùn)放2個(gè);

◆專用時(shí)鐘輸入口；

DDS函數(shù)發(fā)生器型號(hào)KX-DDSM：                            

★ 功能說明：

此模塊可配置與本公司EDA/SOPC主系統(tǒng)相配，具體功能請參照第一節(jié)

    ★ 硬件資源：

 ◆180MHz轉(zhuǎn)換時(shí)鐘率單路路超高速10位DAC

 ◆300MHz超高速單運(yùn)放1個(gè);

 ◆Cyclone FPGA 1C3Q144，12萬門

 ◆掉電保護(hù)配置器件1M Flash

 ◆isp單片機(jī)8253；

  ★ 功能說明：

    GW48-PK2/4系統(tǒng)配套的全數(shù)字型DDS函數(shù)信號(hào)發(fā)生器模塊含F(xiàn)PGA、單片機(jī)、超高速DAC、高速運(yùn)放等。既可用作全數(shù)字型DDS函數(shù)信號(hào)發(fā)生器，同時(shí)也可作為EDA/DSP系統(tǒng)及專業(yè)級(jí)DDS函數(shù)信號(hào)發(fā)生器設(shè)計(jì)開發(fā)平臺(tái)。作為DDS函數(shù)發(fā)生器的功能主要包括：等精度頻率計(jì)，全程掃頻信號(hào)源（掃速、步進(jìn)頻寬、掃描方式等可數(shù)控），移相信號(hào)發(fā)生，里薩如圖信號(hào)發(fā)生，方波/三角波/鋸齒波和任意波形發(fā)生器，以及AM、PM、FM、FSK、ASK、FPK等各類調(diào)制信號(hào)發(fā)生器。GW48-PK2/4系統(tǒng)上可配有一個(gè)功能強(qiáng)大的DDS函數(shù)信號(hào)發(fā)生器。此信號(hào)發(fā)生器的主模塊，請瀏覽光盤里PPT“實(shí)驗(yàn)系統(tǒng)說明“，PK4插于平臺(tái)的左上方圖2：35，PK2可插左上方或有。它必須結(jié)合插座45上插的20字X4行字符型液晶和插座47上插的4X4鍵盤，聯(lián)合使用，這是實(shí)驗(yàn)的輔助測試和信號(hào)系統(tǒng)。由于此系統(tǒng)設(shè)計(jì)的操作較多，功能也較豐富。    可重構(gòu)DDS函數(shù)信號(hào)發(fā)生器使用了有別于傳統(tǒng)模擬信號(hào)發(fā)生器和普通DDS函數(shù)信號(hào)發(fā)生器的更新?lián)Q代理念。盡管普通DDS函數(shù)信號(hào)發(fā)生器同樣采用了數(shù)字頻率直接合成技術(shù)，有許多模擬信號(hào)發(fā)生器無法比擬的優(yōu)點(diǎn)：頻率精度高、無量程限制、信號(hào)過度時(shí)間極短、波形精度高、不同方式和全程掃描特性好、調(diào)整功能強(qiáng)、全數(shù)字化控制、穩(wěn)定可靠等等，但由于采用DDS專用器件，缺乏靈活性，功能受限于專用芯片的即定功能，不僅無法適應(yīng)用戶許多特定功能的要求，就是不少專用功能也無法實(shí)現(xiàn)，從而在不少應(yīng)用場合使用戶面對(duì)許多尷尬局面。這是因?yàn)槿魏我慌_(tái)功能強(qiáng)大的DDS信號(hào)發(fā)生器都不可能總是滿足用戶，特別是通信系統(tǒng)或一些電子系統(tǒng)設(shè)計(jì)領(lǐng)域的用戶的需求，如一些特定編碼方式或調(diào)制方式的信號(hào)發(fā)生功能和解調(diào)功能等。      可重構(gòu)DDS函數(shù)信號(hào)發(fā)生器基于EDA/SOPC設(shè)計(jì)技術(shù)及數(shù)控制振蕩器NCO/DDS、AM純數(shù)字發(fā)生器（注意，目前絕大多數(shù)DDS信號(hào)發(fā)生器的AM信號(hào)是靠模數(shù)結(jié)合，如使用模擬乘法器等方式生成的，因此在數(shù)字通信中沒有實(shí)用價(jià)值）、數(shù)字鎖相環(huán)等IP核，是EDA/SOPC技術(shù)高度發(fā)展的產(chǎn)物，它徹底解決了普通DDS信號(hào)發(fā)生器的傳統(tǒng)缺陷，而且整體功能和性能都有了質(zhì)的飛躍。1、作為普通函數(shù)信號(hào)發(fā)生器，從技術(shù)的先進(jìn)性、功能的完備性、使用的便利性及性能指標(biāo)的優(yōu)越方面看，此系統(tǒng)無論作為普通信號(hào)發(fā)生器，還是高檔函數(shù)信號(hào)發(fā)生器，都可謂當(dāng)之無愧。2、作為應(yīng)用電路模塊的開發(fā)系統(tǒng)。由于該系統(tǒng)是基于EDA技術(shù)和大規(guī)模高速FPGA，具有良好的重構(gòu)功能，以及端口完善的驅(qū)動(dòng)與保護(hù)特性，開發(fā)者大量的硬件模型和實(shí)用系統(tǒng)（特別是通信領(lǐng)域中的各類功能模塊）可以借助該系統(tǒng)，以及QuartusII、硬件描述語言等迅速開發(fā)出來。3、作為大學(xué)生電子設(shè)計(jì)競賽的實(shí)驗(yàn)系統(tǒng)和開發(fā)系統(tǒng)。由于該系統(tǒng)中的許多功能都曾出現(xiàn)在歷屆大學(xué)生電子設(shè)計(jì)競賽的賽題中，且該系統(tǒng)的性能指標(biāo)都超越了相關(guān)賽題中發(fā)揮部分要求的技術(shù)指標(biāo)，而實(shí)現(xiàn)方法又十分類似（技術(shù)類型和軟硬件方面），所以無論作為培訓(xùn)工具還是實(shí)戰(zhàn)開發(fā)系統(tǒng)，都可以幫助競賽者高效對(duì)付許多類型的賽題。因此，該系統(tǒng)同樣可作為畢業(yè)設(shè)計(jì)、學(xué)位論文、課余科技活動(dòng)高效有力的開發(fā)工具。4、作為自主創(chuàng)新型實(shí)驗(yàn)開發(fā)系統(tǒng)。創(chuàng)新就是原創(chuàng)，就是獨(dú)創(chuàng)，在電子領(lǐng)域就是設(shè)計(jì)出全新而又性能優(yōu)良適用面寬闊的系統(tǒng)或功能模塊。創(chuàng)新是需要適當(dāng)平臺(tái)（可行性環(huán)境）的，幾個(gè)74系列器件構(gòu)成的平臺(tái)，顯然不如單片機(jī)系統(tǒng)，而單片機(jī)系統(tǒng)又不及嵌入式系統(tǒng)，但嵌入式系統(tǒng)在自主設(shè)計(jì)方面又不及SOPC/EDA技術(shù)。因?yàn)榍度胧较到y(tǒng)中幾乎所有硬件模塊，從CPU到各種接口功能模塊都是現(xiàn)成的，開發(fā)者主要工作是在軟件方面，雖說可以在此平臺(tái)上有許多創(chuàng)新之作，但最重要的自主知識(shí)產(chǎn)權(quán)卻無法擁有，因?yàn)橛布�的產(chǎn)權(quán)是屬于別人的。    顯然，創(chuàng)新不等于自主，只有創(chuàng)新而沒有自主，則很可能失去創(chuàng)新的價(jià)值和意義，從本質(zhì)上看，便不能屬于真正的創(chuàng)新。而EDA/SOPC技術(shù)則解決了硬件設(shè)計(jì)、軟件設(shè)計(jì)和綜合設(shè)計(jì)的根本問題，從而也解決了創(chuàng)新和自主這一對(duì)矛盾，不言而喻，基于EDA技術(shù)的平臺(tái)將為設(shè)計(jì)者提供了最大可能的自主創(chuàng)新的平臺(tái)。功能模塊和信號(hào)通道：

（1）A通道。這里DDS函數(shù)信號(hào)發(fā)生器模擬信號(hào)輸出通道的A通道（此信號(hào)發(fā)生器可以輸出雙通道模擬信號(hào)），如正弦波信號(hào)等，幅度最大+/-10V，可通過電位器調(diào)諧。

（2）TTL信號(hào)輸出。此是DDS函數(shù)信號(hào)發(fā)生器的TTL信號(hào)輸出口。

（3）B通道。這里DDS函數(shù)信號(hào)發(fā)生器模擬信號(hào)輸出通道的B通道之信號(hào)口。如果需要得到B通道的模擬信號(hào)輸出，必須將此B通道口線與某一DAC的輸入接口，然后得到輸出信號(hào)。

（4）信號(hào)測試輸入口。即“TTL輸入”口。可以通過DDS函數(shù)信號(hào)發(fā)生器測試此口輸入信號(hào)的頻率、脈寬、占空比等。數(shù)字調(diào)制信號(hào)和掃頻信號(hào)外部控制時(shí)鐘也可通過此口進(jìn)入。

☆ EDA實(shí)驗(yàn)項(xiàng)目：