目前我國絕大多數(shù)本科數(shù)字電路課程完成后的學(xué)生獲得的僅為基于74系列器件的基礎(chǔ)數(shù)字邏輯認(rèn)知，和一些驗證性數(shù)字電路設(shè)計常識，自主設(shè)計乃至創(chuàng)新設(shè)計完全談不上。然而社會對本科人才的要求并未因此而有所降低。圖5-1是美國密西根大學(xué)本科一年級學(xué)生在教師的指導(dǎo)下完成的復(fù)雜數(shù)字系統(tǒng)設(shè)計：PS2鍵盤控制的電子琴設(shè)計，演奏中五線譜樂符在VGA上顯示；清華大學(xué)本科二年級學(xué)生自主設(shè)計的全數(shù)字立體聲播放系統(tǒng)，音量和歌曲通過接口于FPGA的PS/2鍵盤調(diào)協(xié)和選擇，含VGA控制顯示

主系統(tǒng)資源：

★ 此系統(tǒng)在確保完成傳統(tǒng)數(shù)字電路實驗的前提下，通過所提供的平臺使實驗者的自主設(shè)計水平和自主創(chuàng)新能力最大程度的提高成為可能。系統(tǒng)分為兩大可互為支持的實驗區(qū)：

一、基于傳統(tǒng)的手工設(shè)計技術(shù)之原理驗證與原理設(shè)計性實驗區(qū)；

★ 原理驗證與原理設(shè)計性實驗區(qū)中主要通過數(shù)字電路傳統(tǒng)實驗方法，如利用接插線的方法使用74系列數(shù)字器件完成傳統(tǒng)的實驗。但為了能與自主設(shè)計與自主創(chuàng)新平臺有機(jī)融合，此區(qū)域的接插線方式有3種：

1、主板帶插孔的傳統(tǒng)接插線方式；

2；主板帶插針的高速線方式；

3、排線座與排線方式。從而可使實驗者從傳統(tǒng)實驗項目向自主設(shè)計的創(chuàng)新實驗實現(xiàn)無縫過渡！

二、基于現(xiàn)代自動設(shè)計技術(shù)之自主設(shè)計與自主創(chuàng)新實驗區(qū)。

★ 自主設(shè)計與自主創(chuàng)新實驗區(qū)主要由含20萬邏輯門的CycloneII新型大規(guī)模FPGA EP2C5構(gòu)成。它包含4608個LEs、5064個觸發(fā)器、12萬個可編輯RAM/ROM存儲單元、2個參數(shù)可設(shè)置型嵌入式鎖相環(huán)（可倍頻至400MHz）、26個9bit乘9bit可編輯數(shù)字乘法器。在QuartusII設(shè)計平臺中含有幾乎所有類型的74系列器件的庫。具體使用和實驗方法，包括在FPGA上完成傳統(tǒng)74系列器件構(gòu)成的實驗方法，以及傳統(tǒng)實驗向創(chuàng)新實驗過渡的方法都可參考科學(xué)出版社的《數(shù)字電子技術(shù)與數(shù)字系統(tǒng)》一書。

硬件配置：

一、傳統(tǒng)實驗配置：

1、模板由2mm具有良好電磁兼容性的雙層SX8200-J板構(gòu)成。

集成電路插座（若干8P、14P、16P、20P、28P、40P等）、并配有74系列芯片，三組高、中、低蜂鳴器模塊、電位器等。

標(biāo)配傳統(tǒng)器件有：74164、74165、74191、7474、74138、7448、74148、74393

2、電源有自動保護(hù)的+5V，+12V、-12V、、+3.3V、+1.2V（用于FPGA）。

3、通過鎖相環(huán)可獲得的時鐘頻率有10M-400MHz；通過DDS函數(shù)信號發(fā)生器可獲得0.05Hz至15MHz之間任何頻率，步進(jìn)精度0.03Hz；通過標(biāo)準(zhǔn)時鐘可獲得標(biāo)準(zhǔn)時鐘頻率：0.5Hz、1Hz、4、8、16、64、128、256、512、1024、4096、32768、65536、312.5、1.25M、2.5M、5M、10M、20MHz等19個頻率。

4、配有20P、16P、14P，專用插孔的IC座，并配有專用插線

二、基于自動設(shè)計技術(shù)的自主設(shè)計配置：

1、DDS函數(shù)信號發(fā)生器。

◆等精度頻率計特性：頻率測試范圍0.1Hz~270MHz，全程精度恒為1/100000 ，TTL電平輸入測占空比（精度0.1%）和脈寬（精度0.001微秒）計數(shù)最高速率270MHz，可控制計數(shù)、停止、清零

◆波形輸出：正弦波、矩形波、三角波、鋸齒波、梯形波、任意波、李薩如圖形信號輸出

◆掃頻特性：掃頻方式有：線性內(nèi)部、線性外部、對數(shù)內(nèi)部、對數(shù)外部共4種掃描方式。掃頻過程中同步顯示輸出頻率，并可隨時停止掃描，并顯示出該點頻率，暫停后又可繼續(xù)掃描。掃描范圍：在0.03Hz~15MHz，在此范圍內(nèi)，掃描起始與終點、掃描速率（10s~100μs，

◆調(diào)制信號：調(diào)制類型有：幅度調(diào)制AM，頻率調(diào)制FM、相位調(diào)制PM。調(diào)制深度0% ~ 99%、幅度鍵控ASK相位鍵控PSK、頻率鍵控FSK。

2、嵌入式邏輯分析儀�？衫幂d于DDS函數(shù)信號發(fā)生器中的嵌入式邏輯分析儀SignalTapII對實驗?zāi)K進(jìn)行實時測試，引導(dǎo)學(xué)生與工程實際0接觸。

3、兩個4位BCD碼和HEX十六進(jìn)制碼發(fā)生器；12個高低電平發(fā)生開關(guān)、4X4控制鍵盤、16個沒有任何毛刺，及純凈的的單脈沖發(fā)生（琴鍵式）鍵。

4、16個發(fā)光管、兩個7段顯示的數(shù)碼、6個帶BCD/HEX16進(jìn)制碼譯碼器的數(shù)碼管、2個可發(fā)出BCD/HEX輸出碼的控制鍵

5、4行X20字液晶屏。

6、USB-Blaster編程器一個、ByteBlasterMV編程模塊一個。

7、5功能智能邏輯筆一個：測高電平、低電平、中電平、高阻態(tài)、脈沖。

8、AD、雙通道DAC,實驗?zāi)K，以及直流電機(jī)和步進(jìn)電機(jī)等。

8、74系列快速實驗經(jīng)典器件模塊

9、提供與科學(xué)出版社20011年10月出版的《數(shù)字電子技術(shù)基礎(chǔ)》所有實驗全配套

3類實驗項目：

1、利用傳統(tǒng)器件（如74系列器件）以傳統(tǒng)的方式完成數(shù)字電路實驗。KX_DG3提供完成所有此類實驗的平臺；

2、作為向自主設(shè)計平臺過渡訓(xùn)練，利用QuartusII在FPGA上重復(fù)完成以上所有傳統(tǒng)數(shù)字電路實驗，但利用先進(jìn)的時序仿真器來測試電路模型，包括競爭冒險現(xiàn)象等等（方法可參考科學(xué)出版社的《數(shù)字電子技術(shù)與數(shù)字系統(tǒng)》）；

3、利用DDS函數(shù)信號發(fā)生器、QuartusII、時序仿真工具、嵌入式邏輯分析儀SignalTapII、在系統(tǒng)讀寫器In-System Memory Content Editor等，實現(xiàn)自主設(shè)計，培養(yǎng)自主設(shè)計和自主創(chuàng)新能力。使學(xué)生在數(shù)字電路學(xué)習(xí)階段就能在原理認(rèn)知、動手能力、實踐水平和創(chuàng)新意識方面較之傳統(tǒng)實驗方式的訓(xùn)練有質(zhì)的飛躍，為后期的學(xué)習(xí)打好堅實的理論與實踐基礎(chǔ)。

基于EDA技術(shù)的實驗：（部分）

1、3-8譯碼器構(gòu)成1位全加器

2、基于CASE語句的3-8譯碼器構(gòu)成1位全加器

3、1位全加器設(shè)計

4、16進(jìn)制數(shù)至7段LED顯示譯碼器

5、抖動消除電路設(shè)計

6、基于74161的12進(jìn)制計數(shù)器

7、基于廣義譯碼器的計數(shù)器

8、基于廣義譯碼器的12進(jìn)制計數(shù)器

9、基于一般模型的異步預(yù)置型12進(jìn)制計數(shù)器

10、基于一般模型的抗干擾型10進(jìn)制計數(shù)器

11、基于一般模型的可預(yù)置型計數(shù)器